
Bài 1:

TH1: ĐỌC và GHI (696-755)




- Ở 696ps các chân nhận các giá trị:
    rst_n = 1
    wr_en = 1
    wr_data = 1011_0100
    rd_en = 0
    rd_data = 1011_0011
    rd_valid = 1
    full = 0
    empty = 1
    count = 0000

- Ở 696ps wr_en = 1 và rd_en = 0 là yêu cầu chỉ ghi, yêu cầu ghi wr_data = 1011_0100 vào FIFO rd_data là data vừa được đọc từ FIFO ra ở yêu cầu trước rd_valid = 1 do chưa hết chu kì đọc, full = 0 là FIFO chưa đầy, empty = 1 là FIFO đang rỗng nên count đếm = 0.
- Ở 705ps có xung sườn dương của clock nên thực hiện yêu cầu ghi, wr_data được đẩy vào FIFO, count sẽ công thêm 1 empty = 0 do FIFO không rỗng, rd_valid = 0 do hết chu kì đọc.

- Yêu cầu không thay đổi ở hai sườn dương tiếp theo 715ps và 725ps nên FIFO có thêm 2 wr_data được đẩy vào.
- Ở 726ps yêu cầu đã được thay đổi wr_en = 0 và rd_en = 1 nên yêu cầu chỉ đọc
- Ở 735ps có sườn dương xung clock nên thực hiện yêu cầu đọc và rd_data = 1011_0100, rd_valid = 1,count giảm 1 cứ như vậy liên tiếp 2 sườn dương nữa.
- Ở 755ps đọc phần tử cuối cùng trong FIFO nên count = 0 nhưng rd_valid vẫn là 1 do chưa có yêu cầu mới.

TH2: Đọc và ghi khi rỗng




- Ở 276ps các chân nhận giá trị:
    rst_n = 1
    wr_en = 1
    wr_data = 0100_0100
    rd_en = 1
    rd_data = 0011_0011
    rd_valid = 1
    full = 0
    empty = 1

count = 0000

- Ở 276ps FIFO đã rỗng và nhận yêu cầu vừa đọc vừa ghi với wr_data = 0100_0100.
- Ở 285ps có sườn dương xung clock yêu cầu ghi được thực thi còn đọc thì không do FIFO đang rỗng (empty = 0) nên count tăng lên 0001
- Ở 286ps đặt wr_en = 0 để thực hiện chỉ đọc, có sườn dương xung clock ở 295ps nên rd_data = 0100_0100 (đúng giá trị vừa ghi vào) count = 0 và rd_valid = 1.

TH3: Đọc và ghi khi đang đầy



- Ở 376ps các chân nhận giá trị:

  rst_n = 1

  wr_en = 1

  wr_data = 1001_1001

  rd_en = 1

  rd_data = 0100_0100

  rd_valid = 1

  full = 1


  empty = 0

  count = 1000

- FIFO đã đầy và nhận yêu cầu vừa ghi vừa đọc.
- Ở 385ps có sườn dương xung clock nên yêu cầu đọc được thực hiện còn yêu cầu ghi thì không do full = 1, rd_data = 1010_0000 count giảm 1 và rd_valid = 1.


Bài 2:

TH1: GHI, ghi DATA = 0xDEADBEEF (176 → 196 ps, test 3)



- Ở 176ps các chân nhận giá trị:
  PRESETn = 1;
  PSEL = 1;
  PENABLE = 0;
  PWRITE = 1; (yêu cầu ghi)
  PADDR = 100 (thanh ghi DATA 0x04)
  PWDATA = 0xDEAD_BEEF
  PRDATA = 0 (do không có lệnh đọc)
  PREADY = 1
  PSLVERR = 0 (không có lỗi gì)
- Do chân PENABLE = 0 nên vẫn ở pha SETUP ở 186ps PENABLE = 1 nên qua pha ACCESS rồi tới cạnh lên xung clock ở 195ps thì dữ liệu được ghi vào thanh ghi DATA 0x04.

TH2: ĐỌC, đọc STATUS khi CONTROL = 1 (116 → 136 ps, test 2)



- Ở 116ps các chân nhận giá trị:
  PRESETn = 1;
  PSEL = 1;
  PENABLE = 0;
  PWRITE = 0; (yêu cầu đọc)
  PADDR = 1000 (thanh ghi 0x08)
  PWDATA = dữ liệu cũ không dùng tới
  PRDATA = 0
  PREADY = 1
  PSLVERR = 0 (không có lỗi gì)
- Yêu cầu đọc dữ liệu từ thanh ghi STATUS hợp lệ và đang trong pha SETUP nên PRDATA vẫn bằng 0, ở 126ps thì chân PENABLE = 1 chuyển qua pha ACCESS nên PRDATA đọc dữ liệu từ thanh ghi PRDATA = 0000…00011(1 cuối cùng là mặc định của STATUS còn 1 bên cạnh là từ CONTROL).

<u>TH3: LỖI, ghi vào STATUS (216 → 236 ps, test 4)</u>


- Ở 216ps các chân nhận giá trị:
  PRESETn = 1;
  PSEL = 1;
  PENABLE = 0;
  PWRITE = 1; (yêu cầu ghi)

PADDR = 1000 (thanh ghi 0x08 STATUS)
PWDATA = 8'hFFFF_FFFF
PRDATA = 0
PREADY = 1
PSLVERR = 0 (không có lỗi gì)

- Ở 226ps PENABLE = 1 nên pha ACCESS sẽ thực hiện ghi nhưng STATUS chỉ đọc nên ghi là sai. chân PSLVERR = 1 (có lỗi)

Bài 3:

GHI (136 - 156)



- Ở 136ps các chân nhận giá trị:


HRESETn = 1;
HSEL = 1;
HADDR = 0x00
HTRANS = 10(NONSEQ)
HWRITE = 1
HSIZE = 010
HWDATA = dữ liệu từ giao dịch trước
HREADY = 1
HRDATA = 0 (do yêu cầu ghi)
HREADYOUT = 1 (mặc định đề bài)

HRESP = 0 (mặc định đề bài)

- Từ 136-146 module nhận các giá trị và xác định được yêu cầu ghi dữ liệu vào thanh ghi 0x00 (hợp lệ) gọi là yêu cầu A ở xung lên clock 145ps

- Ở 146ps HWDATA nhận giá trị cần ghi ở yêu cầu A và ở 155ps có xung lên clock thì HWDATA = 0x1111_1111 được ghi và thanh ghi 0x00.

TH2: ĐOC (166-176)



- Ở 166ps các chân nhận các giá trị:

  HRESETn = 1;

  HSEL = 1;

  HADDR = 0x00

  HTRANS = 10(NONSEQ)

  HWRITE = 0

  HSIZE = 010

  HWDATA = dữ liệu từ giao dịch trước

  HREADY = 1

  HRDATA = 0 (do yêu cầu ghi)

  HREADYOUT = 1 (mặc định đề bài)

HRESP = 0 (mặc định đề bài)

- Từ 166 - 175 module nhận các giá trị của các chân và xác định yêu cầu đọc dữ liệu của thanh ghi 0x00 (hợp lệ) và ở 175ps cạnh lên xung clock của pha DATA thì HRDATA được cập nhật HRDATA = 0x1111_1111.